2009-11-24から1日間の記事一覧
Verification Engineerの戯言 : SystemVerilogの世界へようこそ $displayシステムタスクで数値のフィールド幅を指定することができるようになります。 32ビット(int)を16進数で表示するときは、 %h : 左側に0を詰める(32ビットだと、最大0個) %0h : 左側の0…
Verification Engineerの戯言 : SystemVerilogの世界へようこそ $displayシステムタスクで数値のフィールド幅を指定することができるようになります。 32ビット(int)を16進数で表示するときは、 %h : 左側に0を詰める(32ビットだと、最大0個) %0h : 左側の0…