Verification Engineerの戯言 : SystemVerilogの世界へようこそ
$displayシステムタスクで数値のフィールド幅を指定することができるようになります。
32ビット(int)を16進数で表示するときは、
%h : 左側に0を詰める(32ビットだと、最大0個)
%0h : 左側の0を削除する
%4h : 表示するフィールド幅を指定する(この場合は4桁)
これらの機能は、C言語のprintf関数と同じようになるというわけです。また、16進数を表示するとき、%hではなく、%x(C言語と同じ)が使えます。
シミュレータによっては、既に上記の記述をサポートしているものもあります。
%pというのも追加されています。
検証、Verification、SystemVerilog
