2010-01-06から1日間の記事一覧
Verification Engineerの戯言 : SystemVerilogの世界へようこそ OVMでのファクトリを用いたインスタンスの生成方法は、ユーザガイド(P.106のAbout the Factory)によると type_name::type_id::create(string name, ovm_component parent) になります。VMM 1.2…
Vengineerの妄想(準備期間)
人生は短いけど、長いです。人生を楽しみましょう！
