Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2010-01-16から1日間の記事一覧

UVM (Universal Verification Methodology)

Verification Engineerの戯言 : SystemVerilogの世界へようこそ AccelleraがUVM (Universal Verification Methodology) 1.0を2010年Q1にリリースするとアナウンスしました。 VIP‐TSC Standardization Update 関連記事 AccelleraのVerification IP Group OVM/…