Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスのブログにPanel Discussion: Applying High-Level Synthesis in an SoC Flowがアップされました。 パネラーは、 * Jeff Bier, Fo…