2015-01-28から1日間の記事一覧
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CxのトップページにTaskの例題が載っています。 UARTの受信回路をCxのTaskで書くとこんな感じと。 VHDLで書くよりもかなり短く書けるようです。 いつの…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CxのトップページにTaskの例題が載っています。 UARTの受信回路をCxのTaskで書くとこんな感じと。 VHDLで書くよりもかなり短く書けるようです。 いつの…