Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Parallellaのブログによると、Andreas Olofsson さんが HiPEAC conference にて、 最初の「A million core RISC CPU」への道った感じで発表したようです…