Parallellaのチップが16個載っているボード

Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Parallellaのブログによると、Andreas Olofsson さんが HiPEAC conference にて、
最初の「A million core RISC CPU」への道った感じで発表したようです。
(そのAndreas Olofssonさん、このツイートによると、DARPAのProgram Managerに就任したようですよ)

また、
Parallella(@parallellaboard)の1月26日のツイートに添付されいた画像が
下記のもの(URLで画像を引用しています)

https://pbs.twimg.com/media/C3GfWJWW8AE2zYF.jpg

64コアx16個なので1024コアですね。コレの1000倍ですよ。
Epiphany-Vだと、1024コアなので、やっぱり1024個ですよ。