@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日は、「高位合成友の会 第4回」ですね。 前回までの2回(第2回、第3回)は、東銀座のドワンゴのセミナールームでしたが、今回は東工大で。 (第1回はロ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Microsemi Offers First FPGA-Based RISC-V IP Core RISC-Vコアは、 SiFiveのもので、32ビット版のRV32IM。 SmartFusion2で100MHzで動くって。 ちなみに…