Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2021-06-04から1日間の記事一覧

PythonベースのVerilog HDL/VHDLのテストベンチ環境の cocotb と Verilator

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった はじめに 巷では結構使われているという、cocotb を調べてみたら、Verilator が Verilog HDL Simulator として使えるようになっていた。 Verilatorの中…