@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった
eFPGA ベンダーの Flexlogic の nnMAX に詳細について、
Linley Spring Processor Conference
にて発表を行ったようです。
Linley Spring Processor Conference エントリー費が超お高いのですが、
今回は事前登録すれば、無償でビデオとスライドが見られたようです。
SemiWikiの
「Using ML Acceleration Hardware for Improved DSP Performance」
に概略が載っていますが、
プレゼンテーション資料は、Flexlogic のサイトにあります。
プレゼンテーション資料の 8頁に、nnMAX Cluster の 中には、
から構成されていて、1個の nnMAX Cluster にて、32 tap filter が作れると。
あ、プレゼンテーション資料のタイトルにあるように、DSP Acceleration なので、tap filter なんですよね。
nnMAX Cluster * 8 が 2組。各 nnMAX Cluster は、XFLX Interconnect にて相互接続されている模様。
12頁には、nnMAX 1K Tile では 256 Taps 。つまり、16個の nnMAX Cluster。
8頁にあるもの。
この nnMAX 1K Tile を 2x2 tiles 構成をして、256 * 4 = 1024 Taps まで可能。
処理速度を半分 ( 1,000 MS/s => 500 MS/s ) にすることで、nnMAX Cluster では 16 Taps を 2倍の 32 Taps にして、2x2 tiles で 2048 Taps までできると。
13頁には、Xilinx UltraScale(20/16nm)/UltraScale+(16/14nm) との比較があって、
nnMAX (16mn) だと、Xilinx より 1世代分ぐらい速いと。。。
14頁には、TIのDSP (C6678) と比較していますね。コストは1K個で120ドルだけど、処理速度は倍でTapsも倍だと。。。
うーん。nnMAX 1K Tile って、IPだから、120ドルじゃ買えないでしょう。。。。
16nm で作ってもかなりのコストがかかるじゃん。。
14頁では、CEVA XC16 (7nm、1.8GHz、1600 GOPS/sec) に比べて、nnMAX 1K Tile (16nm、1GHz、2000 GOPs/sec) 。これは共に、IP なので比較してもOK!
nnMAX は 16nm だけど、これから GF12LLP、TSMC N7/N6 にポーティングすると。
どんなアプリケーションに使われるんでしょうかね？
