SystemVerilogに関する日本語の書籍「SystemVerilog入門」

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

9月末、SystemVerilogに関する和書が発行されることを知りました。

久しぶりに、SystemVerilogに関する和書が出るみたいですね。
著者の篠塚さんの note です。https://t.co/YnncuYg7PJ

SystemVerilog入門 ―設計・仕様・検証のためのハードウェア記述言語― / 篠塚一也　著 | 共立出版 https://t.co/yKEVAuBJvz
— Vengineer＠ (@Vengineer) 2020年9月29日

そして、先週、その和書を入手しました。

早速ですが、
SystemVerilog入門、
入手しました。
420ページで、
設計280ページ
検証140ページ
これから読みまーす。 pic.twitter.com/tyGBurz02R
— Vengineer＠ (@Vengineer) 2020年10月6日

420ページとかなりのボリュームです。

はじめに (PDF版があります) と目次(PDF版があります)

第1章、概要、11頁
第2章、設計及び検証のためのビルディングブロック、12頁
第3章、データタイプ、30頁
第4章、メンバーで構成されるデータタイプ、31頁
第5章、クラス、37頁
第6章、プロセス、31頁
第7章、代入文、8頁
第8章、オペレータ俊樹、20頁
第9章、実行文、18頁
第10章、タスクとファンクション、13頁
第11章、クロッキングブロック、8頁
第12章、プロセス間の同期と交信、15頁
第13章、チェッカー、7頁
第14章、プログラム、6頁、
第15章、インターフェース、10頁
第16章、パッケージ、9頁
第17章、モジュール、14頁
第18章、システムタスクとシステムファンクション、22頁
第19章、制約によるランダムスティミュラスの生成、33頁
第20章、SysytemVerilogの検証機能、14頁
第21章、モデリングと検証、45頁
第22章、UVM概説、9頁
第23章、コンパイラディレクティブ、6頁
第24章、シミュレーション実行モデル、5頁

SysteｍVerilogの和書で、今でも発行しているのは、

CQ出版社のSystemVerilog設計スタートアップ

のみです。

www.cqpub.co.jp

この書籍は、344頁で、2008年5月15日発行です。といっても、元ネタはCQ出版が発行していた雑誌「Design Wave Magazine」に掲載された記事をベースに書籍として構成したものです。

そんな中での和書でSystemVerilogに関するものが出るのは、これからSystemVerilogを学んでみたい人や、SystemVerilogを使っているが手元に参考書的なものがあると嬉しい人にとっては、いい書籍だと思います。

本書は基本的には、設計用に使われるSystemVerilogの機能が中心です。検証館rんに140頁を割いていますが、140頁でSystemVerilogの検証について説明するのは無理があります。しかしながら、それに対しては著者の篠塚さんは、森北出版から「SystemVerilogによる検証の基礎」を発行されています。

www.morikita.co.jp

こちらの見本(PDF版)によると、全400頁で「SystemVerilog入門」とほぼ同じくらいです