はじめに
AMD (Xilinx) の Versal PV1902 は、なんと、4 die 構成です。Intel Sapphire Rapidsみたいだ。
下図は上記のサイトに掲載されているものを説明のために引用します。
VP1902
仕様
スゴイ、とうとう、16 x Gen5 を搭載してきた。Gen5 だとIP内部のバスのデータ幅を1024bit@500MHzにするか、512bit@1GHzにすることになります。 Gen4までは 512bitだったので、512bit@1GHzで動かしているのかな？
ということは、1 die で
ということなんだろうか？
に下図が載っています。説明のために引用します。
上記の die および 上記のブロック図を見ると、die は2種類(ミラー)になっているっぽいですね。
おわりに
とてつもないFPGAですね。
用途は、FPGA Prototyping なんでしょうね。。。。お幾らなんでしょうか。。
