Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

URM:urm_test

Verification Engineerの戯言

http://blogs.yahoo.co.jp/verification_engineer/folder/1583124.html の論文から
URMの各クラスを見ていきます。

通常は、urm_unitといくところですが、私は、最後のurm_testからいきます。

テストシナリオは、

URMでは、urm_testクラスを継承して書きます。
VMMでは、programを使って書きます。

AVMでは、特に規定はされていないようです。"例題では、クラスを使っていますが、、、"

上記論文にあるように、シミュレーション起動時のオプション指定で使用するテストシナリオの
クラスを選択できるので、コンパイル時間を短縮できることは確かです。
VCSやNC-Simのように実行オブジェクトを生成するタイプのものでは、このコンパイル時間を
短縮できるのは重要だと思います。

VMMのようにテストシナリオをprogramに実装すると、シミュレーション起動時にトップ記述と
テストシナリオ(program)を指定するので、programが変わるたびに、コンパイルが必要です。

一方、ModelSimのようにシミュレーション実行ときに指定されたコードのエラボレーションを行うシミュレータでは、
テストシナリオをクラスに書いても、programに書いても特に違いは無いと思います。

ポイント

URMでは、テストシナリオはurm_testを継承して書く!