Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

続、VIPの標準化はできるか?

Verification Engineerの戯言


また、SCDSourceには、SynopsysのKarenさんからMethodology standard will boost verification productivityがアップされました。

ちなみに、AccelleraのVerification Intellectual Property Technical Subcommitteeは、ここです。

VMMとOVMが統一されて、早く、SystemVerilog Verification Methodology(SVM)になってほしいです。