Verification Engineerの戯言
また、SCDSourceには、SynopsysのKarenさんからMethodology standard will boost verification productivityがアップされました。
ちなみに、AccelleraのVerification Intellectual Property Technical Subcommitteeは、ここです。
VMMとOVMが統一されて、早く、SystemVerilog Verification Methodology(SVM)になってほしいです。