Verification Engineerの戯言
Cadenceとは別のモノです。
このソリューションでは、Accellera VIP-TSCが定めるSystemVerilogベースクラス・ライブラリ相互運用の要件に準拠しているようです。
ところで、Accellera VIP-TSCが定めるSystemVerilogベースクラス・ライブラリ相互運用の要件とはどんなものなのだろうか?
ところで、Accellera VIP-TSCが定めるSystemVerilogベースクラス・ライブラリ相互運用の要件とはどんなものなのだろうか?
来週からちょっとの間は、このMentorのソリューションを見ていきます。
検証、Verification、SystemVerilog、VMM、OVM、Verification Methodology Manual、Open Verification Methodology