Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう！

2010-09-27から1日間の記事一覧

UVM 1.0て、こんな感じ

UVM #技術職

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Register PackageがSynopsys/MentorのRALに決まったが、 UVM 1.0のリリース(12月頃)までにはまだ、ちーと時間がある。 それまで何もわからな…