Mentor ： Harryさんへのインタビュー

Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Mentor ： 検証セミナーのために来日したHarryさんへのインタービュー記事：LSI開発のボトルネックの「機能検証」，その課題と今後の展望をMentorのHarry Foster氏に聞くです。 by 小島さん

Harryさんのセッションのポイントは、

　　検証プロセスのパフォーマンスを上げるとは，検証の効率を高めることを意味する。
　　それには三つの技術が重要になる。すなわち， 

　　(1) Intelligent Testbench Automation（ITA）
　　(2）フォーマル・ベリファイア
   （3）TLM（transaction level modeling）

    である。

Intelligent Testbench Automation (ITA)のツールとしては、inFactについて説明がありました。
フォーマル・べりファイアは、0-In関連ツール。
TLMについては、エミュレータでの利用です。

検証、Verification、Mentor、SystemVerilog、Assertion