OVMを使って、ファームウェアを検証！

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Verification HORIZONS 2010.11に、
Firmware Verification Using SystemVerilog OVMという記事があります。
著者は、Infineon SingaporeとMentor Graphicsのメンバー。
Mentor Graphicsのメンバーの一人は、Mark Glasserさんは、OVM Cookbookの著者です。

事例は車のエンジン制御用半導体のファームウェア開発のようです。
数年前は数百行レベルのファームウェアが、今では16Kバイトに増えて、これからも増加傾向とあります。
(16Kバイトか、幸せなコードサイズだと思うのだが。。。。)

以前はe言語を使っていたが、それをSystemVerilogに移植。
DUTはVHDL+Verilog HDL IP。
テストベンチはSystemVerilogなのでDUTとはinterfaceを使って接続。
DUTの内部信号については、QuestaのSignalSpyをうまく利用している。

ファームウェアは、アセンブラレベル。

VHDLのDUTをSystemVerilog(OVM)を使って検証できるのはとっても便利ということ。

検証、Verification、SystemVerilog、OVM、Open Verification Methodology

P.S
どうやら、今日からコメント、トラックバックが承認制という選択肢が増えました。
意味のない、コメントやトラックバックを無くすために、承認制にしましたが、
関連するコメント等であれば、承認しますので、ご心配なく。