Why Virtual Platforms Need Advanced Verification

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

ケイデンスのブログ：Why Virtual Platforms Need Advanced Verificationは、ImperasのOVPに関する内容です。

OVPを使えば、Prototypingよりも速くプログラムを実行することができます。
(Synopsysの買収されたVastのシミュレータも同じように高速でしたが)

この記事は、2010年9月22日に行われたウェブセミナー：
Imperas: Breaking New Ground in Embedded Softwareでの内容です。
このウェブセミナーはアーカイブされていて、ケイデンスのアカウントを持っていれば、見ることができますよ！

ImperasのCEOのサイモンさんによると、Virtual Platformによるシミュレーションは、
組み込みソフトウェア開発における
次の4つのステージの最初のステージであるということ、、

   1. Simulation (virtual platforms)
   2. Advanced verification solutions for software development
   3. Better ways of managing and delivering huge amounts of software
   4. A new programming paradigm and tools to address parallel programming on multi-core platforms (the "Holy Grail")

そして、Imperasは1と2に注力しているということです。
OVPでは、シミュレーションエンジンのAPIとモデルをオープンソースで公開していますが、
Imperasでは解析やプロファイリングするためのツールを提供しています(製品情報は非公開ですが)。

CadenceのIncisive verification toolsとImperasのVirtual Platform技術はステップを踏んで統合していく。

で、今は、どんな感じなんでしょうかね？

検証、Verification、SystemC、TLM 2.0、Virtual Platform