Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

checker/endchecker


Verification gets another buzzword - “ADS” thanks to Cadenceでは、
ADS:Assertion-Driven Simulationについて書いています。
その中で、SystemVerilog-2009では、checker/endcheckerが追加されるということ。

そこでgoogle君に聞いたら、教えられました。自分に

SystemVerilog-2009での強化ポイントリスト。あー、書いていたのね。あ、た、し。

検証、Verification、SystemVerilog