144コアを検証した

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 　

先日のDVConにて、Using Portable Stimulus to Verify Cache Coherency in a Many-Core SoCというタイトルでCaviumがプレゼンするようです。

Verification Systems to Discuss Silicon Verification of 144-Processor Multi-SoC Cavium Design and Exhibit at DVCon

Why Is Cache Coherency So Hard to Verify?というタイトルでBrekerのTom Andersonさんが書いています。

Cache Coherency TrekAppとTrekSoC-Siを使ったようですね。

図を見たら、なんと、GPUとDSPが載っていますね。PCIe/USB 3.0/SATAにもCacheが載っていますね。

ARMのInterconnectではなく、独自に開発しているようなんですかね。

144コアと言っても、96コア+48コアの構成のようで、ThunderX(48コア)x2のシステムのようですね。