@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 先日のDVConにて、Using Portable Stimulus to Verify Cache Coherency in a Many-Core SoCというタイトルでCaviumがプレゼンするようです。 Verificati…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Breker Verification SystemsのTom Andersonさんのブログは、非常にためになります。ただし、ツールが使えないのが残念です。 今回の Verification Reus…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Will Graph-Based Scenario Models Dominate Verification?の中にあった、 Horizontal Verufucation ReusとVertical Verification Reuse Horizontal Ver…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Hitting the wall in FPGA SoC verificationでは、Thomas L. Andersonさん(Breker Verification Systems)がSoCタイプのFPGAの検証にもシナリオベースを…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった EDA Cafeの記事、 TrekSoC-Si: Achieving the Longstanding Goal of Horizontal Verification Reuseでは、 CadenceからBrekerに移ったTom Andersonさん…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Avoiding the SoC Verification Icebergでは、 多くのSoC検証は氷山の上だけをやっているだけで、水中にある部分はやっていないと言っています。 何故な…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Opinion: The SoC verification marketのよると、 Breker Verification SystemのTrekSoCはSoCの検証に利用するもののようです。 TrekSocは…