SDSoC勉強会をやりました。

Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

昨日、SDSoC勉強会＆懇親会を行いました。

参加者12名でしたが、発表者6名、LT1名で盛りだくさん。

予定では皆さんの発表時間を合わせても3時間ぐらいなので、
13時から18時までだと半分ぐらい時間が余っちゃうと思いました。

しかしながら、結果的には各発表は、それなりに長くなりましたので、
17時10分ぐらいで発表は終わりました。

発表資料で公開されたものについては、
SDSoC勉強会にリンクを貼っておきました。ご利用ください。

その後、会場の片付けを終えても時間が余っていたので、
SDSoC関連でないのですが、@cobac さんのLTを。。

17時50分頃にすべてが終了し、懇親会の会場に。

Xilinx Zynq MPSoC勉強会の懇親会と同じ会場でしたが、
飲み放題のビールが「ハートランド」といういい感じで盛り上がりました。

13時から21時まで8時間、
皆さんが楽しんでいただけたので良かったと思っています。

で、次のイベントは、3/4(金)の「PYNQ祭り」です。

既に募集枠は定員以上の申込があります。
発表者あるいはLTはまだ枠が空いていますし、先着順です。
絶対に行ってみたいという人は、発表者枠あるいはLT枠にどうぞ。