RECONFに行ってきました - Vengineerの妄想(準備期間)

最寄駅からだと、武蔵小杉で東急に乗り換えるのがいいみたい。
あの噂の武蔵小杉駅の乗り換えですよ。

湘南新宿ラインのホームから長い通路を抜けて、南武線のホームを抜け、やっと改札。
これ、東京駅の京葉線まではいかないが、渋谷の埼京線より難易度高かった。
昨日一番歩いたところが、ここだったよ。笑

それから、最寄駅から日吉駅の方が毎日通っている横浜駅より時間がかかったよ。
まー、慶應大学が駅前、全体の時間は短い結果になったけどね。。。。

　・マルチFPGAボードによるRecurrent Neural Networkの高速化
　・全2値化畳み込みニューラルネットワークとそのFPGA実装について ～ FPT2017デザインコンテスト参加報告 ～
　・Intel OpenCLを用いた2値化Deep learningのFPGA実装について

の3つの発表を聴きました。

最初の発表なんですが、
NEDOプロジェクト：「省電力AIエンジンと異種エンジン統合クラウドによる実行知能プラットフォーム」、なんですね。
Google君に聞いたら、こんなの見つけて、DMPも絡んでいたんですね。
2016年の資料だけど

エッジ側にもクラウド側にもDMPのエンジンを使うのね。。。

それから発表スライドにいろいろキーワード出てきたけど、
ふんが研がやっているようで、
そこに、FICSW(FLOW IN CLOUD SWITCH) とかあったけど、詳細は不明。。。。

こういうのやった成果って、最終的にはどうなるの?

二番目と三番目は、東工大の中原先生のところの研究成果。

入力の多値(8bitx3色)の処理を各ビットのプレーンにしてやるのね。
あー、なんか、昔、お仕事でそんなのあったな。。。。

それから、三番目は、GUINNESSのOpenCL版のようだ。
Intel® FPGA SDK for OpenCL™ Best Practices Guideは、158頁になっているし、
Intel® FPGA SDK for OpenCL™ Programming's Guideも182頁になっているが、そんなにあったか？
loop_coalesceプラグマとかあったか？

参加者、FGPA-Xの参加メンバー多し。イケメンのお兄さん、突っ込んでいました。

覚書）
HLSが生成したコードとスクラッチで書いたVerilog HDLの比較をしましたか？
というような質問が出るところには、論文を出してはいけない。。。