2008-10-30から1日間の記事一覧
Verification Engineerの戯言 VMMとOVMは、SystemVerilog Verification Methodologyであるが、 VMMはRVMであるので元の実装言語はVera、 OVM 2.0はAVMとeRMではあるがSequenceは明らかにeをベースにしている。 つまり、VMMとOVMの論争の陰には、Veraとeの論…
Vengineerの妄想(準備期間)
人生は短いけど、長いです。人生を楽しみましょう！
