Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

VMM vs OVMは、Vera vs e!

Verification Engineerの戯言

VMMとOVMは、SystemVerilog Verification Methodologyであるが、
VMMはRVMであるので元の実装言語はVera、
OVM 2.0はAVMとeRMではあるがSequenceは明らかにeをベースにしている。

つまり、VMMとOVMの論争の陰には、Veraとeの論争がまだ残っているのです。
ですから、Veraを使っていたユーザはVMMに乗り換え、eを使っていたユーザはOVMに乗り換える。

JL Grayさんは、eを使っていたのでOVMベースになっているが、
先日のVerification Now 2008ではOVMだけでなく、VMMについても説明してくれました。

ということは、日本でもeのユーザはOVMに移行する可能性が高い。
ただし、VCS+eという組み合わせで使っている場合は、
OVM 2.0がVCSでは公式には動いていないので難しいかも?

VeraはVCSで使うのがほとんどなので、Vera(RVM)からVMMへの移行はかなりスムーズでですね。

では、eをIUSで使っている人はOVMに移行するか?あんまりメリット無いのでは?
だから、ケイデンスはまだeをサポートするIncisive Enterprise Specman Elite Testbenchがあるのかねー

OVMで一番得したのは、Mentorではないだろうか?
そして、AVMからOVMへの移行だからそれほど難しくないと思う!

検証、Verification、SystemVerilog、VMM、OVM、Verification Methodology Manual、Open Verification Methodology,
Vera、e