Verification Engineerの戯言 SystemVerilog > eの続きです。 When Less Is More, Part 2: Is e Code Really Up to 3x More Compact Than SystemVerilog?では、SystemVerilogよりeの方が3倍コンパクトになるあります。 その理由は、 extend packet_s { .....…