Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2010-05-17から1日間の記事一覧

lifetime (static と automatic)

Verification Engineerの戯言 : SystemVerilogの世界へようこそ Verification GuildのDPI-Cを見ていて気がつきました。 Verilog HDLでは、functionやtaskでは、automaticを付けることができますが、 SystemVerilogでは、module、program、そして、interface…