Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2010-07-13から1日間の記事一覧

SystemVerilog Coding Guidelines: Package import versus `include

Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった SystemVerilogで導入されたpackage、あまり使わないと思っているあなた 結構使われています。 OVM/UVM、OVM/UVM関連ライブラリ、そして、AlteraのAva…