Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2010-07-19から1日間の記事一覧

Cadence UVM_RGM2.3 Release

Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった つい最近、2.2がリリースされたばかりなのに、UVM_RGM2.3 Releaseされたようです。 10月までに、UVMとしてRegister Packageが統一されるので、Cadenc…