Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2010-08-09から1日間の記事一覧

UVM : `uvm_do_onマクロ

Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった UVMになって、`uvm_do_onマクロというものが追加されました。 macros/uvm_sequence_defines.svh内で次のように定義されています。 `define uvm_do_on…