Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Shared Register Access in RAL though multiple physical interfacesの記事を読んでみて、 やっぱり、UVM 1.0のRegister PackageはRALの方…