Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2015-04-03から1日間の記事一覧

Synopsysの新しいASIP Designer

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった シノプシスの新ツール ASIP Designer により、特定用途向けプロセッサ開発が5 倍に高速化のプレスリリースによる ● LLVMベース・コンパイラ・フロントエ…