@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった FPGA間接続用としてPonyLinkというのがGitHubで公開差rています。 Xilinx Series 7とLattice iCE40で確認済みのようです。 AXI Streamの送受信ができる…