2017-01-10から1日間の記事一覧
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 5th RISC-V Workshopのビデオ観ていたら、SynopsysがASIPでRISC-Vコアを作っていたよ。 ARCではなく、ASIPで。 Extending RISC V for Application Speci…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 5th RISC-V Workshopのビデオ観ていたら、SynopsysがASIPでRISC-Vコアを作っていたよ。 ARCではなく、ASIPで。 Extending RISC V for Application Speci…