SynopsysのRISC-V

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

5th RISC-V Workshopのビデオ観ていたら、SynopsysがASIPでRISC-Vコアを作っていたよ。
ARCではなく、ASIPで。

Extending RISC V for Application Specific Requirements Steve Cox, Synopsys

そして、プレゼンテーション資料はこちら

Page.8に、「RISC-V Example Model」って載っている。
ASIP Designerを使うと下記のような独自のSDKを自動生成してくれます。

　・ISS
　・グラフィカル・デバッカ
　・toolchains : assembler/disassembler/linker/compiler(LLVMベース)

16頁には、RISCV32IM Z-Scaleの実装(Tzscale)が載っています。
VLIWとかも。

Synopsysさん、Design Solution Forumで事例紹介してくれるかな。
そうすれば、RISC-Vトラックも盛り上がると思うんだけど。