@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録として、 Productive parallel programming for FPGA with HLS スライドも公開されています。 => スライド 例題 (github) HLSの例題 (github) 仮想…