Productive parallel programming for FPGA with HLS

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

記録として、

Productive parallel programming for FPGA with HLS

スライドも公開されています。 => スライド

例題 (github)

HLSの例題 (github)

仮想イメージ(60GB)

他の参考論文：Transformations of High-Level Synthesis Codes for High-Performance Computing

Nallatech 520N (Intel Stratix 10) と Xlinx VCU1525 (Xilinx Ultrascale+ VU9P)を使うんだ。
個人では、高くて買えないからね。