Vengineerの戯言

人生は短いけど、長いです。人生を楽しみましょう!

2020-05-30から1日間の記事一覧

XilinxのSYCL (triSYCL) と ACAP++

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった SYCLの一実装である triSYCL。 最初はAMDからリリースされたけど、今はXilinxがメンテナンスしているようです。 github.com doc/about-sycl.rst にいろ…