Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

IP-XACT

DesignPlayer Platform

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった @marsee101 さんに教えてもらったDesignPlayer Platform、凄い。 既存HDLコード(Verilog HDL/VHLD)からIP-XACTファイルが生成できます。 …

TUTORIAL: Verification and Automation Improvement Using IP-XACT

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった DVCon2012の最初の日(2/27)の午後、 TUTORIAL: Verification and Automation Improvement Using IP-XACT があります。なんと、3:30 - 6:30…

Use XML to build ASIC or SoC design specifications

Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった UVM 1.0ではRegister Packageが含まれるが、このRegister Packageのコードを自動生成できないと、 生産性が上がらない。IP-XACT(XML)から生成するツ…

IP-XACTがIEEE1685-2009に

Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった IP-XACTがIEEE1685-2009になって、仕様が公開されました。 SystemC(IEEE1666)と同様に、ダウンロードできます。 検証、Verificatio、IP-XACT

FPGAIPDirectoryは、とっても便利

Verification Engineerの戯言 EDA Expressによると、 米Parallel Engines、FPGA設計向けのIPベース設計ソリューションを発表 ということで、早速チェックしてみました。実装IPだけでなく、検証IPもあるようです。 PCI Express検証IPを調べた見たら、9種類のI…

AccelleraとSPIRITが合併

Verification Engineerの戯言 AccelleraとSPIRITが合併するようです。 SynopsysのThe Standard Gameより Good move in the Standards Game: Accellera/SPIRIT merger 経費削減かそれとも、、、、 検証、Verification

SystemRDLが米SPIRITの標準規格に!

Verification Engineerの戯言 日経EDAOnlineによると、レジスタの仕様記述言語「SystemRDL」,米SPIRITの標準規格になりました。 DenaliのSystemRDL Allianceでは、Mentor、MIPS、Rambusがメンバーになっています。 具体的な記述例は、DenaliのBuleprintにあ…