2010-08-06 Use XML to build ASIC or SoC design specifications IP-XACT #技術職 Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった UVM 1.0ではRegister Packageが含まれるが、このRegister Packageのコードを自動生成できないと、 生産性が上がらない。IP-XACT(XML)から生成するツールがあれば、コード生成部分だけを変更すれば、 直ぐに対応できるので、特に問題が無いでしょうね？ Use XML to build ASIC or SoC design specificationsは、 ASIC/SoCの設計仕様を生成するためにXMLファイルを使うというもの。 XMLファイルから ・C header ・HDL header ・HTML ・MS Word Doc などへ、変換できるツールを用意すれば、ミスも少なくなると思う。 検証、Verification
