IDesignSpec(IDS)を使えば、簡単！

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

VMM Centralのブログ、
Automatic generation of Register Model for VMM using IDesignSpecによると、
Agnisys Technology]のIDesignSpec(IDS)を使えば、VMMのレジスタモデルを自動生成できるというもの。

IDesigneSpecは、Word、Excel、Open-office、XML(IDS用のXML)からVMM(RAL)を生成します。
Word、Excelなどの使い慣れたツールを使ってコードが自動生成できるのは、嬉しいですね！

で、日本語版のWordやExcelでも動くのでしょうか？

検証、Verification、UVM、SystemVerilog