SystemC：ケイデンスのZynqの事例

Verification Evangelistの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

17th NASCUG Meetingのケイデンスの発表は、XilinxのZynqの仮想環境についてです。Extending Fixed Sub-systems at the TLM Level - Experiences from the FPGA World

[extensible Zynq-7000 EPP Virtual Platform]のFPGA部分にHDLではなく、TLMモデルを拡張できるのが特徴。
C/C++/SystemCによるモデルが追加できるので、高速にソフトウェアの検証ができる。
そして、モデルは、IP-XACT/RDLからある程度のテンプレートが自動生成できる。

Zynq-7000 EPP バーチャル プラットフォームは、Cadence 社が提供するさまざまな製品 (Rapid Prototyping Platform、Incisive Verification Platform、Palladium、Verification Computing Platform) と統合できるのが、メリットだが、価格的には結構しそう。
既に、SoC開発等で導入済みのツールを利用できる環境であれば、いいのですが。

検証、Verification、Cadence、FPGA、SystemC