Verification Engineerの戯言
「Hardware Verification with SystemVerilog」を入手しました。
オリジナル版(PLI/C++版)である「Hardware Verification with C++: A Practioner's Approach」と
目次レベルで比較すると、
1)、C++とSystemVerilogの機能の違いによるもの
a)、namespace と package
2)、C++とSystemVerilogの用語(名称)の違いによるもの
a)、abstract classとvirtual class
の2点について、違いがありますが、うまく実装で対応しています。
ただし、C++のtemplateについての説明はありますが、ほとんど使っていません。
そのため、SystemVerilog版でもSystemVerilogのparameterized classを使っていません。
ちょっと残念です。
今日は、ここまで。
