Antmicro's open hardware baseboard for the Google Coral i.MX8 + Edge TPU SoM

TwitterのTLに流れてきたのがこれ。「SystemVerilog Test Suite」というもの。

最近、RISC-Vのおかげで、HDL(SystemVerilog)を書く人が増えたのだろうか？

SystemVerilog：IEEE 1800-2012には無償で規格書公開していましたが、今ではそれも無くなって、新しい IEEE 1800-2017 が公開されています。

Antmicro という会社の github を見てみたら、いろいろありますね。

多くは、Forkみたいだけどね。

その中で、何故か？こんなのありました。

Antmicro's open hardware baseboard for the Google Coral i.MX8 + Edge TPU SoM

SoMを使っているので、メモリは1GBですが。。。

回路図もありますね。現在は、Rev 1.3 のようです。