@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった
ちょっと気になったので、いつものように、Twitterにて、
「HDLでリファクタリングしたことあるか?」を聞いてみました。
結果は、以下のとおり。45票入って、あるが44%、ないが47%、しらないが9%。
ところで、
— Cloud TPU Driver APIのソースコード解析したよ (@Vengineer) 2019年11月28日
HDLをリファクタリングしたことがある人どのくらいいますか?
自分が過去に書いたもの。
他人が書いたもの、何でも?
ソフトウェアと違って、まだまだリファクタリング、していないのですかね。
HDLの場合は、検証(テスト)環境がきちんとしていればリファクタリングしてもいいと思うのですが、動いているものをあえて変えた時のリスクを考えると、
「触らぬ神に祟りなし」
って感じなんでしょうかね。。。
とはいえ、大昔、とんでのないHDLを何度も見てきたことがあるので、そういうコードはリファクタリングではなく、無かったことにして、新規に調達した方がいいのかな?と思います。
あ、それから、Verilog HDLのコードも SystemVerilog で書き直すといろいろと便利で特にコード量は少なくなりますね。ポート宣言周り何かね。。。
おっと、2009年に自分でも書いていましたよ。HDLのリファクタリングについて。