Vengineerの妄想

公開情報の断片から、AI半導体の実装と次の一手を妄想します。

2015-07-02から1日間の記事一覧

Veriloggen

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 奈良のお兄さんがまたまた新しいものを作ったみたい。 Veriloggen: PythonでVerilog HDLのソースコードを組み立てるためのライブラリ 出張帰りの飛行機…