Vengineerの戯言

人生は短いけど、長いです。人生を楽しみましょう!

薄い本シリーズ:UVM-SystemCを調べる

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそすべては、SystemC v0.9公開から始まった 

ソースコード解析職人の薄い本 UVM-SystemCを調べる

ができました。

vengineer.booth.pm

Verilator では、テストベンチ側にSystemCが使えるので、今回の UVM-SystemC を組み合わせて、UVM-SystemC-Verilator(Verilog HDL/SystemVerilog)の組み合わせにて検証環境が構築できそうです。