Vengineerの戯言

人生は短いけど、長いです。人生を楽しみましょう！

Vengineerの薄い本シリーズ第二弾：Xilinx xsimの中を調べる

はじめに

Vengineerの薄い本の第一段として、2021年5月にリリースした「Verilatorの中を調べる」シリーズをBOOTHからダウンロード販売しました

おまけとして、

も。

Xilinx xsimの中を調べる」シリーズ

昨日、第二弾として、「Xilinx xsimの中を調べる」シリーズをBOOTHからダウンロード販売の開始を行いました。

購入後のアップデートに関しては追加費用無しで利用できます。つまり、早く買った方がお得ということです。

今回の内容

XilinxのFPGAを開発するには、Vivado というツールを使います。その Vivado の中で

  • 論理設計 (ピン割り当て)
  • 論理検証 (シミュレーション)
  • 論理合成
  • 配置配線
  • ROMイメージ生成

を行います。

今回の「Xilinx xsimの中を調べる」では、論理検証 (シミュレーション)の時に使われる下記のコマンドについて、調べました。

  • xvlog
  • xsc
  • xelab
  • xsim

VHDLコンパイラである xvhdl コマンドもありますが、対象にしていません。必要な方はご自身で調べてください。

3つの編の内容

  • 基本編は、各コマンドの使い方(オプションの使い方)について
  • Software Driven Verification編は、Xilinx Simulator Interface を使って、ソフトウェアで論理検証する方法について、(+ 新作)
  • マニアック編は、日本で10人ぐらいの人が喜んでくれる内容です。読み物としてご利用ください

おわりに

いつものように、土曜日にお外に出かけている時に、いろいろと考えた結果を夜にツイートするところから始まりました。

まだ、Software Driven Verification編はできていませんが、6月末までにはリリーズできると思います。

みなさん、是非、読んでみてくださいね。